|
| Titre : | Développement hardware d’une interface générique pour acquisition multi-capteurs | | Type de document : | theses et memoires | | Auteurs : | Hocine Saada, Auteur ; Karim Rabahi, Auteur ; Ouiza Boughias, Directeur de thèse | | Editeur : | TIZI-OUZOU : FGEI.UMMTO | | Année de publication : | 2022 | | Importance : | 65 p. | | Présentation : | ill. | | Format : | 30 cm. | | Note générale : | Bibliogr. | | Langues : | Français | | Mots-clés : | Interface générique FPGA VHDL Nœud de capteurs | | Résumé : | Notre travail consiste à concevoir en HDL (Hardware Description Langage) une interface générique, paramétrable, modulaire et réutilisable. L’interface générique proposée est intégrable dans l’architecture de la partie traitement d’un nœud de capteurs reprogrammable basé sur un circuit FPGA (Field-Programmable Gate Array).
L’objectif est de doter le nœud de capteurs d’une interface adaptable permettant une flexibilité dans l’ajout de nouveaux capteurs dans la partie acquisition; pour une gamme d’applications importante. L’interface codée en VHDL est un module réutilisable avec un minimum de modifications, évitant ainsi la conception des interfaces pour chaque capteur à zéro. L’interface générique conçue a été vérifiée et validée par simulation.
L’analyse des résultats obtenus montre l’efficacité de cette interface pour le contrôle de différents capteurs. Nous avons également démontré la faisabilité de l’intégration de l’architecture proposée comme sous-module d’une architecture SoC (System on Chip) de l’unité de traitement d’un nÅ“ud de capteurs. | | Diplôme : | Master | | Permalink : | ./index.php?lvl=notice_display&id=36856 |
Développement hardware d’une interface générique pour acquisition multi-capteurs [theses et memoires] / Hocine Saada, Auteur ; Karim Rabahi, Auteur ; Ouiza Boughias, Directeur de thèse . - TIZI-OUZOU (TIZI-OUZOU) : FGEI.UMMTO, 2022 . - 65 p. : ill. ; 30 cm. Bibliogr. Langues : Français | Mots-clés : | Interface générique FPGA VHDL Nœud de capteurs | | Résumé : | Notre travail consiste à concevoir en HDL (Hardware Description Langage) une interface générique, paramétrable, modulaire et réutilisable. L’interface générique proposée est intégrable dans l’architecture de la partie traitement d’un nœud de capteurs reprogrammable basé sur un circuit FPGA (Field-Programmable Gate Array).
L’objectif est de doter le nœud de capteurs d’une interface adaptable permettant une flexibilité dans l’ajout de nouveaux capteurs dans la partie acquisition; pour une gamme d’applications importante. L’interface codée en VHDL est un module réutilisable avec un minimum de modifications, évitant ainsi la conception des interfaces pour chaque capteur à zéro. L’interface générique conçue a été vérifiée et validée par simulation.
L’analyse des résultats obtenus montre l’efficacité de cette interface pour le contrôle de différents capteurs. Nous avons également démontré la faisabilité de l’intégration de l’architecture proposée comme sous-module d’une architecture SoC (System on Chip) de l’unité de traitement d’un nÅ“ud de capteurs. | | Diplôme : | Master | | Permalink : | ./index.php?lvl=notice_display&id=36856 |
|
Développement hardware d’une interface générique pour acquisition multi-capteurs (2022)
