Conception et implémentation d’un algorithme de chiffrement symétrique AES sur FPGA / Melkhir Boudi (2020) 

Public ISBD Titre : Conception et implémentation d’un algorithme de chiffrement symétrique AES sur FPGA Type de document : theses et memoires Auteurs : Melkhir Boudi ; Dechir Fatma ; Ghania Ait Abdelmalek, Directeur de thèse Editeur : Tizi.Ouzou : U.M.M.T.O Année de publication : 2020 Importance : 52 p. Présentation : ill. Format : 30 cm. Note générale : Bibliogr. Langues : Français Mots-clés : Cryptographie  Langage VHDL  Xilinx  Circuit FPGA  Algorithme AES Résumé : Les chiffrements par bloc sont largement utilisés dans le système de communication sécurisée.ils sont proposés afin d’assurer la confidentialité dans l’échange des données à travers les systèmes de communications avec des performances symétrique élevés .dans ce contexte plusieurs aspects doivent être pris en considérations. En particulier Le crypto système doit être sur. La sécurité d’un algorithme de chiffrement par bloc est généralement vérifiée par sa résistance contre les attaques connues .le second aspect est lié à l’implémentation de l’algorithme qui doit avoir un débit élevé. L’objectif de ce mémoire est d’implémenter l’algorithme de chiffrement AES (Advanced Encryptions Standard) sur la carte FPGA (Field Programmable Gate Array) de type Spartan 6 Nexys 3 de Xilinx. Les outils de synthèse logique et le langage de description matérielle VHDL (Very High Speed Integrated Circuit Hardware Description Language) sont utilisés pour voir comment fonctionne le cryptage symétrique c'est-à-dire comment chiffrer des données avec une clé de chiffrement et les déchiffrer avec cette même clé. En ligne : D:\CD THESES 2020\RETARDATAIRES\BOUDI MELKHIR; DECHIR FATMA.PDF Format de la ressource électronique : PDF Permalink : ./index.php?lvl=notice_display&id=35744 Conception et implémentation d’un algorithme de chiffrement symétrique AES sur FPGA [theses et memoires] / Melkhir Boudi ; Dechir Fatma ; Ghania Ait Abdelmalek, Directeur de thèse . - Tizi.Ouzou (Tizi.Ouzou) : U.M.M.T.O, 2020 . - 52 p. : ill. ; 30 cm. Bibliogr. Langues : Français Mots-clés : Cryptographie  Langage VHDL  Xilinx  Circuit FPGA  Algorithme AES Résumé : Les chiffrements par bloc sont largement utilisés dans le système de communication sécurisée.ils sont proposés afin d’assurer la confidentialité dans l’échange des données à travers les systèmes de communications avec des performances symétrique élevés .dans ce contexte plusieurs aspects doivent être pris en considérations. En particulier Le crypto système doit être sur. La sécurité d’un algorithme de chiffrement par bloc est généralement vérifiée par sa résistance contre les attaques connues .le second aspect est lié à l’implémentation de l’algorithme qui doit avoir un débit élevé. L’objectif de ce mémoire est d’implémenter l’algorithme de chiffrement AES (Advanced Encryptions Standard) sur la carte FPGA (Field Programmable Gate Array) de type Spartan 6 Nexys 3 de Xilinx. Les outils de synthèse logique et le langage de description matérielle VHDL (Very High Speed Integrated Circuit Hardware Description Language) sont utilisés pour voir comment fonctionne le cryptage symétrique c'est-à-dire comment chiffrer des données avec une clé de chiffrement et les déchiffrer avec cette même clé. En ligne : D:\CD THESES 2020\RETARDATAIRES\BOUDI MELKHIR; DECHIR FATMA.PDF Format de la ressource électronique : PDF Permalink : ./index.php?lvl=notice_display&id=35744

Réservation

Réserver ce document

Exemplaires

Code-barres	Cote	Support	Localisation	Section	Disponibilité
MAST.ELN.146-20/1	MAST.ELN.146-20	Mémoires	Magasin de Thèses et Mémoires / FGE	Master en Electrotechnique	Disponible

Aucun avis, veuillez vous identifier pour ajouter le vôtre !

---

page 1/1