|
| Titre : | Traitement des puces électroniques et nouveaux procédés d'interconnexion | | Type de document : | texte imprime | | Auteurs : | Gilles Poupon, Editeur scientifique | | Editeur : | Hermès Science Publications | | Année de publication : | impr. 2011 | | Autre Editeur : | Hermes science publ. | | Collection : | (EGEM. Électronique et micro-électronique) | | Importance : | 312 p. | | Présentation : | ill., fig., graph. | | Format : | 24 cm | | ISBN/ISSN/EAN : | 978-2-7462-2085-0 | | Note générale : | Bibliogr. en fin de chapitres. Index | | Langues : | Français | | Mots-clés : | Circuits intégrés Modules multipuces (microélectronique) Composants électroniques Mise sous boîtier (microélectronique) | | Index. décimale : | 621.381 | | Résumé : | Les composants électroniques sont omniprésents au quotidien. On les trouve dans nos salons, nos téléphones, nos voitures et parfois "en nous-mêmes" avec des dispositifs médicaux implantables. De toutes natures, de toutes tailles ils sont au cœur des enjeux des micro- et nanotechnologies. Fabriqués collectivement, ils sont connectés et configurés, parfois individuellement. Dans un premier ouvrage nous présentions le packaging avancé sur silicium, pour compléter cet état de l'art, il nous a semblé intéressant dans cet ouvrage d'expliquer le traitement des composants électroniques après leur fabrication sur substrat de silicium jusqu'à leur conditionnement final. Ce livre décrit les principales étapes technologiques de conditionnement que suivent les composants électroniques puis des principales méthodes d'interconnexion choisies souvent en fonction des applications abordées. Enfin il présente de nouvelles technologies d'interconnexion adaptées aux nouveaux procédés d'intégration avec par exemple les "Through Silicon Vias" (TSV) développés pour l'Intégration 3D.
| | Note de contenu : |
Introduction 17
Première partie. Traitement des circuits et des composants électroniques 21
Chapitre 1. Le traitement des puces au niveau du substrat, amincissement et découpe 23
Stéphane Bellenger
1.1. Introduction 23
1.2. Les processus d'amincissement 27
1.2.1. Principe de la rectification 28
1.2.2. Les procédés de libération des contraintes après amincissement 33
1.2.2.1. L'amincissement chimique 34
1.2.2.2. La gravure plasma 36
1.2.2.3. Le polissage mécano-chimique (CMP) ou sec (dry polishing) 36
1.3. La séparation des puces ou sciage (wafer sawing) 36
1.3.1. Le sciage mécanique 37
1.3.1.1. Les opérations de contrôle 38
1.3.1.2. Les équipements 39
1.3.2. Autres procédés 41
1.3.3. Le Dicing Before Grinding (DBG) 43
1.4. Bibliographie 44
Chapitre 2. Les opérations de report sur substrat 47
Stéphane Bellenger et Jean-Luc Diot
2.1. Introduction 47
2.2. Les différents substrats 49
2.2.1. Les substrats métalliques 49
2.2.2. Les substrats organiques : laminés et flex 51
2.2.3. Les substrats céramiques 54
2.2.4. Les substrats silicium 56
2.3. Les opérations de die attach 57
2.3.1. Le report de puces sur substrat par brasure (solder) 57
2.3.2. Le report de puces sur substrat par collage (glue) 59
2.3.3. Le report de puces sur substrat par retournement (flip chip ou flipping) 60
2.3.3.1. Procédé par refusion (bumps fusibles) 61
2.3.3.2. Procédé par thermocompression 62
2.3.3.3. Report par collage 63
2.3.4. Le report de puces sur substrat par empilage (stacked die) 64
2.3.4.1. Structure pyramidale 64
2.3.4.2. Structure non pyramidale 64
2.4. Principales séquences opératoires de die attach ou de flip chip 66
2.4.1. Principes généraux 66
2.4.2. Principales opérations de contrôle 68
2.4.3. Le mécanisme d'éjection des puces 69
2.4.4. Les outils de préhension des puces 71
2.4.5. Les propriétés des colles 72
2.5. Les propriétés des pâtes à braser 74
2.6. Bibliographie 74
Chapitre 3. Généralités sur les procédés d'interconnexion 75
Gilles Poupon et Stéphane Bellenger
3.1. Introduction 75
3.2. Principaux procédés d'interconnexion 76
3.3. Le câblage filaire 77
3.3.1. Le ball bonding 77
3.3.2. Le wedge bonding 78
3.3.3. Quelle technique choisir ? 79
3.3.4. Le fil 79
3.3.4.1. Nature des fils 80
3.3.3.2. Autres critères de choix 81
3.4. Evolution du wire bonding en regard des nouvelles évolutions technologiques 81
3.4.1. L'interconnexion faible pas 82
3.4.2. Le stacking des puces 82
3.5. Bibliographie 83
Chapitre 4. Protection et finition des composants 85
Stéphane Bellenger
4.1. Le back end : une multitude de procédés en fonction des boitiers traités 85
4.2. Les opérations de protection 87
4.2.1. L'encapsulation des composants 87
4.2.2. Le moulage par transfert 88
4.2.2.1. Les résines de moulage 92
4.2.2.2. Le cycle de moulage 94
4.2.2.3. Remarques sur le moule et la presse 96
4.2.3. Le moulage par compression 97
4.2.4. Cas particuliers d'enrobage des composants 98
4.2.4.1. L'underfilling 98
4.2.4.2. Le glob top 100
4.2.4.3. Le dam and fill 101
4.2.5. Le retrait des bavures de résine (deflashing) 102
4.2.5.1. L'ébavurage mécanique 103
4.2.5.2. L'ébavurage combiné (chimique ou électrochimique et mécanique) 104
4.3. La finition des composants 105
4.3.1. L'étamage des connexions 106
4.3.1.1. L'étamage électrolytique 107
4.3.2. Le marquage des composants 110
4.3.2.1. Opération de marquage effectuée avant un test électrique 111
4.3.2.2. Opération de marquage effectuée après le test électrique 111
4.3.3. La séparation des boitiers et la finition des connexions 112
4.3.3.1. Séparation des boitiers par découpe mécanique 112
4.3.3.2. La séparation des boitiers par sciage mécanique 116
4.3.4. Cas particulier du billage des BGA 118
4.4. Les boitiers leadless : une simplification pour tous 120
4.4.1. Le moulage en nappe 121
4.4.2. Elimination des procédés d'ébavurage et d'étamage 122
4.4.3. Simplification du procédé de séparation, suppression du cambrage 123
4.5. Bibliographie 123
Deuxième partie. Interconnexions flip chip 125
Chapitre 5. Les interconnexions flip chip : concepts et technologies associées 127
Franck Dosseul
5.1. Définitions 127
5.1.1. Classification des assemblages et interconnexions en électronique 128
5.1.2. L'interconnexion flip chip 130
5.1.3. Les interconnexions filaires 131
5.1.4. L'assemblage des WL CSP 132
5.1.5. Mise en perspective du flip chip parmi divers modes d'interconnexions 132
5.2. Nature et caractéristiques des bossages flip chip 133
5.2.1. Les différents matériaux constituant les bumps 133
5.2.2. Les différentes technologies mises en oeuvre pour la réalisation des bossages 136
5.3. Le dépôt électrolytique 139
5.4. Le dépôt chimique 143
5.5. Dépôt par évaporation sous vide 144
5.6. Dépôt par sérigraphie 145
5.7. Stud bumping 146
5.8. Comparaison des différents matériaux et technologies disponibles dans la mise en oeuvre des bossages conducteurs 147
5.9. Technologies d'assemblage des circuits intégrés flip chip 149
5.9.1. Particularités de l'interconnexion flip chip 149
5.9.2. Survol des procédés accessibles 150
5.9.3. L'assemblage par thermocompression et l'assemblage thermosonique 151
5.9.4. L'assemblage de bossages brasables 152
5.9.5. L'assemblage de bossages en polymères conducteurs 153
5.9.6. L'assemblage à l'aide de colles polymères (adhesives) 154
5.10. Bibliographie 155
Chapitre 6. Les interconnexions flip chip réalisées avec des bossages brasables 159
Franck Dosseul
6.1. Théorie : formation du joint brasé 159
6.1.1. La théorie du brasage 160
6.1.2. Le procédé de base du brasage 162
6.2. Structure usuelle de l'interconnexion flip chip brasable 164
6.2.1. Préparation du circuit intégré 164
6.2.1.1. L'Under Bump Metallization 165
6.2.1.2. La redistribution des connexions entrées/sorties 165
6.2.2. Nature et caractéristiques de l'interconnexion 168
6.2.2.1. Nature des bossages 168
6.2.2.2. Nature à l'interface brasure - UBM 172
6.2.3. Dimensions et tolérances des interconnexions brasables 173
6.3. La sérigraphie de pâte à braser à travers un écran métallique 176
6.4. La sérigraphie de pâte à braser en utilisant un écran en résine photosensible 180
6.5. Dépôt électrolytique de bossages brasables 181
6.6. L'électrolyse de pillars en cuivre avec capot en alliage d'étain 183
6.7. Autres procédés de réalisation de bossages 183
6.8. Traitement des oxydes de surface 184
6.9. Report du circuit intégré avec bossages fusibles 185
6.10. Bibliographie 187
Chapitre 7. Les interconnexions flip chip : performances, fiabilité et perspectives 189
Franck Dosseul
7.1. Caractérisation de la qualité de l'interconnexion 189
7.1.1. Tests de caractérisation de la qualité des bossages au niveau du composant 190
7.1.1.1. Caractérisation dimensionnelle 190
7.1.1.2. Caractérisation physique du bossage 193
7.1.1.3. Caractérisation de l'adhésion du bossage 194
7.1.2. Tests de caractérisation de la qualité de l'interconnexion flip chip 196
7.2. Vieillissement et fiabilité thermomécanique des interconnexions flip chip 197
7.2.1. Comportement aux interfaces, vieillissement 197
7.2.1.1. Intermétalliques or-aluminium 198
7.2.1.2. Intermétalliques étain-cuivre 199
7.2.1.3. Intermétalliques étain-nickel 199
7.2.1.4. Intermétalliques étain-cuivre et nickel 199
7.2.1.5. Vieillissement des intermétalliques 200
7.2.2. Fiabilité thermomécanique 201
7.3. Performances électriques et thermiques des interconnexions flip chip 206
7.3.1. Données de base 206
7.3.2. Performances en électromigration 208
7.3.3. Performances en thermo-électromigration 210
7.3.3.1. Notions de thermomigration 210
7.3.3.2. Performances en thermo-électromigration 210
7.3.4. Effet fusible 213
7.3.5. Performances thermiques des bossages 214
7.4. Challenges et perspectives 215
7.4.1. Intégration dimensionnelle (réduction 2D et 3D des bossages) 216
7.4.2. Développement de nouveaux matériaux 218
7.5. Bibliographie 220
Chapitre 8. Procédés d'interconnexion par thermocompression 223
Jean-Charles Souriau
8.1. Introduction 223
8.2. Adhésifs à conduction anisotrope (ACA)/films à conduction anisotropique (ACF) 225
8.2.1. Structure des conducteurs adhésifs 225
8.2.1.1. Les résines 226
8.2.1.2. Les charges conductrices 226
8.2.1.3. Quelques pistes d'amélioration 226
8.2.2. Propriétés des matériaux 227
8.3. Les films conducteurs anisotropes (ACF) 229
8.4. Stud bump 231
8.5. Nouvelles technologies en cours de développement 232
8.5.1. Procédé de Wafer Level-ACF (WL-ACF) 232
8.5.2. Les micro-inserts localisés 233
8.6. Bibliographie 235
Troisième partie. Interconnexions pour applications spécifiques 237
Chapitre 9. Les interconnexions 3D 239
Aurélie Thuaire et Patrick Leduc
9.1. Introduction 239
9.1.1. Qu'est-ce que l'intégration tridimensionnelle ou intégration 3D ? 239
9.1.2. Les interconnexions 3D : le via traversant 243
9.1.2.1. L'approche via first 243
9.1.2.2. L'approche via last 245
9.1.2.3. L'approche via middle 245
9.1.2.4. Atouts et challenges des différentes approches 246
9.2. Le TSV du point de vue technologique : points-clés de la fabrication 247
9.2.1. Gravure du silicium 247
9.2.2. Isolation du TSV 249
9.2.3. Dépôt du matériau barrière et de la couche d'accroche 251
9.2.3.1. La barrière de diffusion 251
9.2.3.2. Couche d'accroche 252
9.2.3.3. Approche alternative : dépôt en voie humide 254
9.2.4. Remplissage du TSV 255
9.3. Comportement mécanique et électrique des TSV 258
9.3.1. Caractérisation des TSV 259
9.3.1.1. Caractéristiques électriques statiques 259
9.3.1.2. Modèle RLCG 262
9.3.1.3. Fiabilité 266
9.3.2. Impact du TSV et de l'intégration 3D sur les composants environnants 274
9.3.2.1. Impact thermomécanique 274
9.3.2.2. Impact électrique : phénomène de couplage à partir du TSV 276
9.4. Bibliographie 276
Chapitre 10. Interconnexions optiques 281
Stéphane Bernabé, Laurent Dellmann et Christophe Kopp
10.1. Notions élémentaires d'optique 282
10.1.1. Couplage émetteur à guide optique 283
10.1.2. Couplage guide optique à récepteur 286
10.2. Interconnexions puce à fibre optique 287
10.3. Interconnexions optiques sur PCB 291
10.4. Interconnexions optiques courtes distances en espace libre 297
10.5. Bibliographie 300
Annexe 1. Sigles courants utilisés en packaging et interconnexions 303
Annexe 2. Equivalence de termes utilisés dans l'ouvrage 309
Index | | Permalink : | ./index.php?lvl=notice_display&id=11007 |
Traitement des puces électroniques et nouveaux procédés d'interconnexion [texte imprime] / Gilles Poupon, Editeur scientifique . - [S.l.] : Hermès Science Publications : [S.l.] : Hermes science publ., impr. 2011 . - 312 p. : ill., fig., graph. ; 24 cm. - ( (EGEM. Électronique et micro-électronique)) . ISBN : 978-2-7462-2085-0 Bibliogr. en fin de chapitres. Index Langues : Français | Mots-clés : | Circuits intégrés Modules multipuces (microélectronique) Composants électroniques Mise sous boîtier (microélectronique) | | Index. décimale : | 621.381 | | Résumé : | Les composants électroniques sont omniprésents au quotidien. On les trouve dans nos salons, nos téléphones, nos voitures et parfois "en nous-mêmes" avec des dispositifs médicaux implantables. De toutes natures, de toutes tailles ils sont au cœur des enjeux des micro- et nanotechnologies. Fabriqués collectivement, ils sont connectés et configurés, parfois individuellement. Dans un premier ouvrage nous présentions le packaging avancé sur silicium, pour compléter cet état de l'art, il nous a semblé intéressant dans cet ouvrage d'expliquer le traitement des composants électroniques après leur fabrication sur substrat de silicium jusqu'à leur conditionnement final. Ce livre décrit les principales étapes technologiques de conditionnement que suivent les composants électroniques puis des principales méthodes d'interconnexion choisies souvent en fonction des applications abordées. Enfin il présente de nouvelles technologies d'interconnexion adaptées aux nouveaux procédés d'intégration avec par exemple les "Through Silicon Vias" (TSV) développés pour l'Intégration 3D.
| | Note de contenu : |
Introduction 17
Première partie. Traitement des circuits et des composants électroniques 21
Chapitre 1. Le traitement des puces au niveau du substrat, amincissement et découpe 23
Stéphane Bellenger
1.1. Introduction 23
1.2. Les processus d'amincissement 27
1.2.1. Principe de la rectification 28
1.2.2. Les procédés de libération des contraintes après amincissement 33
1.2.2.1. L'amincissement chimique 34
1.2.2.2. La gravure plasma 36
1.2.2.3. Le polissage mécano-chimique (CMP) ou sec (dry polishing) 36
1.3. La séparation des puces ou sciage (wafer sawing) 36
1.3.1. Le sciage mécanique 37
1.3.1.1. Les opérations de contrôle 38
1.3.1.2. Les équipements 39
1.3.2. Autres procédés 41
1.3.3. Le Dicing Before Grinding (DBG) 43
1.4. Bibliographie 44
Chapitre 2. Les opérations de report sur substrat 47
Stéphane Bellenger et Jean-Luc Diot
2.1. Introduction 47
2.2. Les différents substrats 49
2.2.1. Les substrats métalliques 49
2.2.2. Les substrats organiques : laminés et flex 51
2.2.3. Les substrats céramiques 54
2.2.4. Les substrats silicium 56
2.3. Les opérations de die attach 57
2.3.1. Le report de puces sur substrat par brasure (solder) 57
2.3.2. Le report de puces sur substrat par collage (glue) 59
2.3.3. Le report de puces sur substrat par retournement (flip chip ou flipping) 60
2.3.3.1. Procédé par refusion (bumps fusibles) 61
2.3.3.2. Procédé par thermocompression 62
2.3.3.3. Report par collage 63
2.3.4. Le report de puces sur substrat par empilage (stacked die) 64
2.3.4.1. Structure pyramidale 64
2.3.4.2. Structure non pyramidale 64
2.4. Principales séquences opératoires de die attach ou de flip chip 66
2.4.1. Principes généraux 66
2.4.2. Principales opérations de contrôle 68
2.4.3. Le mécanisme d'éjection des puces 69
2.4.4. Les outils de préhension des puces 71
2.4.5. Les propriétés des colles 72
2.5. Les propriétés des pâtes à braser 74
2.6. Bibliographie 74
Chapitre 3. Généralités sur les procédés d'interconnexion 75
Gilles Poupon et Stéphane Bellenger
3.1. Introduction 75
3.2. Principaux procédés d'interconnexion 76
3.3. Le câblage filaire 77
3.3.1. Le ball bonding 77
3.3.2. Le wedge bonding 78
3.3.3. Quelle technique choisir ? 79
3.3.4. Le fil 79
3.3.4.1. Nature des fils 80
3.3.3.2. Autres critères de choix 81
3.4. Evolution du wire bonding en regard des nouvelles évolutions technologiques 81
3.4.1. L'interconnexion faible pas 82
3.4.2. Le stacking des puces 82
3.5. Bibliographie 83
Chapitre 4. Protection et finition des composants 85
Stéphane Bellenger
4.1. Le back end : une multitude de procédés en fonction des boitiers traités 85
4.2. Les opérations de protection 87
4.2.1. L'encapsulation des composants 87
4.2.2. Le moulage par transfert 88
4.2.2.1. Les résines de moulage 92
4.2.2.2. Le cycle de moulage 94
4.2.2.3. Remarques sur le moule et la presse 96
4.2.3. Le moulage par compression 97
4.2.4. Cas particuliers d'enrobage des composants 98
4.2.4.1. L'underfilling 98
4.2.4.2. Le glob top 100
4.2.4.3. Le dam and fill 101
4.2.5. Le retrait des bavures de résine (deflashing) 102
4.2.5.1. L'ébavurage mécanique 103
4.2.5.2. L'ébavurage combiné (chimique ou électrochimique et mécanique) 104
4.3. La finition des composants 105
4.3.1. L'étamage des connexions 106
4.3.1.1. L'étamage électrolytique 107
4.3.2. Le marquage des composants 110
4.3.2.1. Opération de marquage effectuée avant un test électrique 111
4.3.2.2. Opération de marquage effectuée après le test électrique 111
4.3.3. La séparation des boitiers et la finition des connexions 112
4.3.3.1. Séparation des boitiers par découpe mécanique 112
4.3.3.2. La séparation des boitiers par sciage mécanique 116
4.3.4. Cas particulier du billage des BGA 118
4.4. Les boitiers leadless : une simplification pour tous 120
4.4.1. Le moulage en nappe 121
4.4.2. Elimination des procédés d'ébavurage et d'étamage 122
4.4.3. Simplification du procédé de séparation, suppression du cambrage 123
4.5. Bibliographie 123
Deuxième partie. Interconnexions flip chip 125
Chapitre 5. Les interconnexions flip chip : concepts et technologies associées 127
Franck Dosseul
5.1. Définitions 127
5.1.1. Classification des assemblages et interconnexions en électronique 128
5.1.2. L'interconnexion flip chip 130
5.1.3. Les interconnexions filaires 131
5.1.4. L'assemblage des WL CSP 132
5.1.5. Mise en perspective du flip chip parmi divers modes d'interconnexions 132
5.2. Nature et caractéristiques des bossages flip chip 133
5.2.1. Les différents matériaux constituant les bumps 133
5.2.2. Les différentes technologies mises en oeuvre pour la réalisation des bossages 136
5.3. Le dépôt électrolytique 139
5.4. Le dépôt chimique 143
5.5. Dépôt par évaporation sous vide 144
5.6. Dépôt par sérigraphie 145
5.7. Stud bumping 146
5.8. Comparaison des différents matériaux et technologies disponibles dans la mise en oeuvre des bossages conducteurs 147
5.9. Technologies d'assemblage des circuits intégrés flip chip 149
5.9.1. Particularités de l'interconnexion flip chip 149
5.9.2. Survol des procédés accessibles 150
5.9.3. L'assemblage par thermocompression et l'assemblage thermosonique 151
5.9.4. L'assemblage de bossages brasables 152
5.9.5. L'assemblage de bossages en polymères conducteurs 153
5.9.6. L'assemblage à l'aide de colles polymères (adhesives) 154
5.10. Bibliographie 155
Chapitre 6. Les interconnexions flip chip réalisées avec des bossages brasables 159
Franck Dosseul
6.1. Théorie : formation du joint brasé 159
6.1.1. La théorie du brasage 160
6.1.2. Le procédé de base du brasage 162
6.2. Structure usuelle de l'interconnexion flip chip brasable 164
6.2.1. Préparation du circuit intégré 164
6.2.1.1. L'Under Bump Metallization 165
6.2.1.2. La redistribution des connexions entrées/sorties 165
6.2.2. Nature et caractéristiques de l'interconnexion 168
6.2.2.1. Nature des bossages 168
6.2.2.2. Nature à l'interface brasure - UBM 172
6.2.3. Dimensions et tolérances des interconnexions brasables 173
6.3. La sérigraphie de pâte à braser à travers un écran métallique 176
6.4. La sérigraphie de pâte à braser en utilisant un écran en résine photosensible 180
6.5. Dépôt électrolytique de bossages brasables 181
6.6. L'électrolyse de pillars en cuivre avec capot en alliage d'étain 183
6.7. Autres procédés de réalisation de bossages 183
6.8. Traitement des oxydes de surface 184
6.9. Report du circuit intégré avec bossages fusibles 185
6.10. Bibliographie 187
Chapitre 7. Les interconnexions flip chip : performances, fiabilité et perspectives 189
Franck Dosseul
7.1. Caractérisation de la qualité de l'interconnexion 189
7.1.1. Tests de caractérisation de la qualité des bossages au niveau du composant 190
7.1.1.1. Caractérisation dimensionnelle 190
7.1.1.2. Caractérisation physique du bossage 193
7.1.1.3. Caractérisation de l'adhésion du bossage 194
7.1.2. Tests de caractérisation de la qualité de l'interconnexion flip chip 196
7.2. Vieillissement et fiabilité thermomécanique des interconnexions flip chip 197
7.2.1. Comportement aux interfaces, vieillissement 197
7.2.1.1. Intermétalliques or-aluminium 198
7.2.1.2. Intermétalliques étain-cuivre 199
7.2.1.3. Intermétalliques étain-nickel 199
7.2.1.4. Intermétalliques étain-cuivre et nickel 199
7.2.1.5. Vieillissement des intermétalliques 200
7.2.2. Fiabilité thermomécanique 201
7.3. Performances électriques et thermiques des interconnexions flip chip 206
7.3.1. Données de base 206
7.3.2. Performances en électromigration 208
7.3.3. Performances en thermo-électromigration 210
7.3.3.1. Notions de thermomigration 210
7.3.3.2. Performances en thermo-électromigration 210
7.3.4. Effet fusible 213
7.3.5. Performances thermiques des bossages 214
7.4. Challenges et perspectives 215
7.4.1. Intégration dimensionnelle (réduction 2D et 3D des bossages) 216
7.4.2. Développement de nouveaux matériaux 218
7.5. Bibliographie 220
Chapitre 8. Procédés d'interconnexion par thermocompression 223
Jean-Charles Souriau
8.1. Introduction 223
8.2. Adhésifs à conduction anisotrope (ACA)/films à conduction anisotropique (ACF) 225
8.2.1. Structure des conducteurs adhésifs 225
8.2.1.1. Les résines 226
8.2.1.2. Les charges conductrices 226
8.2.1.3. Quelques pistes d'amélioration 226
8.2.2. Propriétés des matériaux 227
8.3. Les films conducteurs anisotropes (ACF) 229
8.4. Stud bump 231
8.5. Nouvelles technologies en cours de développement 232
8.5.1. Procédé de Wafer Level-ACF (WL-ACF) 232
8.5.2. Les micro-inserts localisés 233
8.6. Bibliographie 235
Troisième partie. Interconnexions pour applications spécifiques 237
Chapitre 9. Les interconnexions 3D 239
Aurélie Thuaire et Patrick Leduc
9.1. Introduction 239
9.1.1. Qu'est-ce que l'intégration tridimensionnelle ou intégration 3D ? 239
9.1.2. Les interconnexions 3D : le via traversant 243
9.1.2.1. L'approche via first 243
9.1.2.2. L'approche via last 245
9.1.2.3. L'approche via middle 245
9.1.2.4. Atouts et challenges des différentes approches 246
9.2. Le TSV du point de vue technologique : points-clés de la fabrication 247
9.2.1. Gravure du silicium 247
9.2.2. Isolation du TSV 249
9.2.3. Dépôt du matériau barrière et de la couche d'accroche 251
9.2.3.1. La barrière de diffusion 251
9.2.3.2. Couche d'accroche 252
9.2.3.3. Approche alternative : dépôt en voie humide 254
9.2.4. Remplissage du TSV 255
9.3. Comportement mécanique et électrique des TSV 258
9.3.1. Caractérisation des TSV 259
9.3.1.1. Caractéristiques électriques statiques 259
9.3.1.2. Modèle RLCG 262
9.3.1.3. Fiabilité 266
9.3.2. Impact du TSV et de l'intégration 3D sur les composants environnants 274
9.3.2.1. Impact thermomécanique 274
9.3.2.2. Impact électrique : phénomène de couplage à partir du TSV 276
9.4. Bibliographie 276
Chapitre 10. Interconnexions optiques 281
Stéphane Bernabé, Laurent Dellmann et Christophe Kopp
10.1. Notions élémentaires d'optique 282
10.1.1. Couplage émetteur à guide optique 283
10.1.2. Couplage guide optique à récepteur 286
10.2. Interconnexions puce à fibre optique 287
10.3. Interconnexions optiques sur PCB 291
10.4. Interconnexions optiques courtes distances en espace libre 297
10.5. Bibliographie 300
Annexe 1. Sigles courants utilisés en packaging et interconnexions 303
Annexe 2. Equivalence de termes utilisés dans l'ouvrage 309
Index | | Permalink : | ./index.php?lvl=notice_display&id=11007 |
|  |
Traitement des puces électroniques et nouveaux procédés d'interconnexion (impr. 2011)
